Υπολογίστε και βελτιστοποιήστε κατά προσέγγιση το χρόνο οδήγησης ενός σήματος ελέγχου, όπως περιγράφεται παρακάτω.

1. Χωρητικότητα Φορτίου: Θεωρήστε τον ημιστατικό καταχωρητή που σχεδιάσατε (layout) στην άσκηση 3, αλλά θεωρήστε τον ως εξηντατετράμπιτο (64-bit) αυτή τη φορά, αντί οκτάμπιτο. Υπολογίστε κατά προσέγγιση, σύμφωνα με τις παραμέτρους που δώσαμε στο μάθημα, την παρασιτική χωρητικότα του σήματος ελέγχου φόρτωσης ldA. Αυτή η χωρητικότητα θα είναι το φορτίο, C_L, γιά τον οδηγητή που θα μελετήσετε παρακάτω.

Το παραπάνω σήμα ελέγχου ldA οδηγείται από μία (στατική) πύλη NAND 2 εισόδων ακολουθούμενη από έναν αντιστροφέα οδήγησης. Η πύλη NAND έχει σαν εισόδους (α) ένα σήμα αποκωδικοποιημένης εντολής, και (β) την φάση ρολογιού φ₁. Όλα τα transistors της πύλης NAND έχουν διαστάσεις 8λ/2λ. Γιά τον αντιστροφέα, θα μελετηθούν 4 διαφορετικές εκδοχές γιά το μέγεθος των transistors του: (α) 4λ/2λ (NMOS) 8λ/2λ (PMOS), (β) 10λ/2λ (NMOS) 20λ/2λ (PMOS), (γ) 24λ/2λ (NMOS) 48λ/2λ (PMOS), (δ) 64λ/2λ (NMOS) 128λ/2λ (PMOS). Όλες οι εκδοχές του αντιστροφέα έχουν διπλάσιο W_pu σε σχέση με W_pd διότι επιδιώκουμε περίπου ίσες καθυστερήσεις ανέλκυσης και καθέλκυσης της χωρητικότητας φορτίου.

2. Layout: Σχεδιάστε, σε layout με Magic, την πύλη NAND (ένα cell) και τις 4 εκδοχές του αντιστροφέα (τέσσερα cells -- καθένα τους πρέπει να συνδέεται με απλή παράθεση με την πύλη NAND). Προσπαθήστε να περιορίσετε κάπως το εμβαδόν των εκδοχών του αντιστροφέα με τα μεγάλα transistors, μειώνοντας ταυτόχρονα τη χωρητικότητα και την ωμική αντίσταση των drains: εάν "περικυκλώσετε" την επαφή ή τις επαφές εξόδου (μέταλλο-διάχυση) με ένα ορθογώνιο "δακτυλίδι" από πολυπυρίτιο (από την άλλη μεριά του οποίου είναι η τροφοδοσία), παίρνετε μιά πολύ μικρή χωρητικότητα εξόδου με ένα πολύ φαρδύ transistor (μεγάλο W). Όπου χρησιμοποιήστε τέτοια "γωνιακά" transistors, υπολογίστε κατά προσέγγιση το πλάτος τους W βάσει της μέσης γραμμής της πύλης τους. (Γιά πολύ μεγάλα W/L, μερικοί χρησιμοποιούν σχήματα τύπου "σκακιέρας").

3. Εσωτερικές Χωρητικότητες: Γιά καθεμιά από τις 4 εκδοχές του αντιστροφέα, μετρήστε τα εμβαδά των διαφόρων στρωμάτων και υπολογίστε την παρασιτική χωρητικότητα (α) στην έξοδο της NAND, περιλαμβάνοντας και την είσοδο του αντιστροφέα (βλ. και ερώτηση 4 γιά το ποιά είσοδος αλλάζει τελευταία και άρα ποιά χωρητικότητα μας ενδιαφέρει), και (β) στην έξοδο του αντιστροφέα (αυτή η χωρητικότητα θα προστεθεί στην C_L που υπολογίσατε στην ερώτηση 1).

4. Ολική Καθυστέρηση: Γιά καθεμιά από τις 4 εκδοχές του αντιστροφέα, υπολογίστε (α) την καθυστέρηση της πύλης NAND, (β) την καθυστέρηση του αντιστροφέα, και (γ) την συνολική καθυστέρηση (το άθροισμα των (α) και (β)). Τι παρατηρείτε σχετικά με την ελαχιστοποίηση της συνολικής καθυστέρησης; Η καθυστέρηση της πύλης NAND μετράει από την ακμή της εισόδου φ₁. Σε ποιό από τα δύο transistors καθέλκυσης συμφέρει να συνδεθεί αυτή η είσοδος, και γιατί; Τις καθυστερήσεις τις μετράμε μέχρι να φτάσει η αντίστοιχη έξοδος στην τάση "μεταγωγής" (switching voltage) της επόμενης βαθμίδας, που την θεωρούμε να είναι περίπου 1.25 Volt (τάση τροφοδοσίας 2.5 Volt). Εξηγήστε, ιδιαίτερα γιά την NAND, γιατί οι καθυστερήσεις καθέλκυσης και ανέλκυσης είναι περίπου ίδιες και κατά συνέπεια αρκεί ο υπολογισμός της μίας από τις δύο.