Exercise 8:
Bus Line Delay under multiple Tri-State Drivers
Due: 9 January 2003 (week 13)
Υπολογίστε κατά προσέγγιση την καθυστέρηση οδήγησης μιάς αρτηρίας
από έναν τρικατάστατο οδηγητή,
όπως περιγράφεται παρακάτω.
Η αρτηρία είναι σε μέταλλο-1 και έχει μήκος 25,000 λ.
Πάνω της συνδέονται εκατόν εξήντα (160) τρικατάστατοι οδηγητές
και δέκα (10) δέκτες.
Ο κάθε δέκτης είναι ένας αντιστροφέας μικρού μεγέθους,
με transistor καθέλκυσης 4λ/2λ και transistor ανέλκυσης 8λ/2λ.
Θα μελετηθούν τρικατάστατοι οδηγητές δύο τύπων,
με 3 εκδοχές μεγέθους transistors γιά κάθε τύπο.
-
Ο πρώτος τύπος τρικατάστατου οδηγητή αποτελείται από
2 transistors καθέλκυσης σε σειρά και
2 transistors ανέλκυσης σε σειρά.
Τα εσωτερικά transistors οδηγούνται από τα σήματα επιλογής οδηγητή
και τα εξωτερικά από το σήμα δεδομένων.
Η καθυστέρηση θα μετρηθεί από την ενεργοποίηση των σημάτων επιλογής
μέχρις ότου η αρτηρία οδηγηθεί στη μέση τάση (1.25 Volts).
Θα μελετηθούν 3 εκδοχές μεγέθους transistors:
- 3λ/2λ (NMOS) και 6λ/2λ (PMOS),
- 4λ/2λ (NMOS) και 8λ/2λ (PMOS), και
- 8λ/2λ (NMOS) και 16λ/2λ (PMOS).
-
Ο δεύτερος τύπος τρικατάστατου οδηγητή αποτελείται από
1 transistor καθέλκυσης και 1 transistor ανέλκυσης.
Κάθε transistor οδηγείται από μιά πύλη NAND/NOR 2 εισόδων,
όπου οι είσοδοι αυτών των πυλών είναι τα σήματα επιλογής οδηγητή
και το σήμα δεδομένων.
Η καθυστέρηση θα μετρηθεί και πάλι
από την ενεργοποίηση των σημάτων επιλογής
μέχρις ότου η αρτηρία οδηγηθεί στη μέση τάση (1.25 Volts).
Θα μελετηθούν και πάλι οι ίδιες 3 εκδοχές μεγέθους
των transistors καθέλκυσης και ανέλκυσης
(αλλά βέβαια αυτή τη φορά το κάθε transistor είναι μόνο του
και όχι σε σειρά με άλλο ίδιο):
- 3λ/2λ (NMOS) και 6λ/2λ (PMOS),
- 4λ/2λ (NMOS) και 8λ/2λ (PMOS), και
- 8λ/2λ (NMOS) και 16λ/2λ (PMOS).
Γιά απλότητα, θεωρήστε δεδομένη
την καθυστέρηση της πύλης NAND/NOR 2 εισόδων,
και απλώς υπολογίστε και προσθέστε σε αυτή
την καθυστέρηση οδήγησης της αρτηρίας:
θεωρήστε ότι η πύλη έχει καθυστέρηση
120 ps στην εκδοχή (i),
130 ps στην εκδοχή (ii), και
150 ps στην εκδοχή (iii).
Γιά καθεμιά από τις 6 περιπτώσεις
τύπου οδηγητή και μεγέθους transistors,
υπολογίστε την παρασιτική χωρητικότητα της αρτηρίας
και την καθυστέρηση που ζητείται.
Κάντε τον υπολογισμό της χωρητικότητας με προσεκτική θεώρηση
του ακριβούς layout των transistors και επαφών οδήγησης
(όχι προσεγγιστικά όπως στο μάθημα).
Παρατηρήστε ότι η χωρητικότητα gate/drain-overlap
μετράει σαν απλή (μία φορά) και όχι σαν χωρητικότητα Miller
γιά όλους τους οδηγητές εκτός από τον ενεργοποιούμενο,
διότι η πύλη όλων αυτών των υπολοίπων οδηγητών δεν αλλάζει τάση.
Σχολιάστε τα αποτελέσματά σας.