Μανόλης Γ.Η. Κατεβαίνης: Σύντομη Βιογραφία (2013)

Ο Μανόλης Κατεβαίνης έλαβε το Διδακτορικό του Δίπλωμα στην Επιστήμη Υπολογιστών από το Πανεπ. της Καλιφόρνιας στο Berkeley το 1983. Το 1984-85, ήταν Επίκουρος Καθηγητής Επιστήμης Υπολογιστών στο Πανεπ. Stanford, Καλιφόρνια, ΗΠΑ. Από το 1986 βρίσκεται στο Τμήμα Επιστήμης Υπολογιστών του Πανεπιστημίου Κρήτης, όπου τώρα είναι καθηγητής· θεωρείται σαν ένας από τους τρείς πρώτους κύριους οργανωτές του Τμήματος. Από το 1986, συνεργάζεται επίσης με το Ινστιτούτο Πληροφορικής (ΙΠ) του Ιδρύματος Τεχνολογίας - Έρευνας (ΙΤΕ), στο Ηράκλειο της Κρήτης, όπου είναι τώρα Αναπληρωτής Διευθυντής του ΙΠ, και Επικεφαλής του Εργαστηρίου Αρχιτεκτονικής Υπολογιστών και Συστημάτων VLSI. Το 2003-2004, υπήρξε ιδρυτικό στέλεχος του HiPEAC, του Ευρωπαϊκού Δικτύου Αριστείας στην Αρχιτεκτονική και τους Μεταφραστές Υπολογιστών Υψηλών Επιδόσεων και Ενσωματωμένων Συστημάτων, όπου είναι τώρα μέλος της Διοικούσας Επιτροπής και Συντονιστής γιά την Αρχιτεκτονική Δικτύων Διασύνδεσης. Το 2011, ήταν συνιδρυτής του EuReCCA - του Ευρωπαϊκού Ερευνητικού Κέντρου Αρχιτεκτονικής Υπολογιστών. Το 2012, εξελέγη Μέλος της Academia Europaea - της Ευρωπαϊκής Ακαδημίας.

Τα ενδιαφέροντά του είναι σε: Αρχιτεκτονική Υπολογιστών - Κλιμακώσιμα Πολυπύρηνα Συστήματα χαμηλής ενεργειακής κατανάλωσης γιά Κέντρα Δεδομένων, Υπολογιστές Υψηλών Επιδόσεων, και Ενσωματωμένους Υπολογιστές· Επικοινωνία Επεξεργαστών και Αρχιτεκτονική Μνήμης· Αρχιτεκτονική Δικτύων Διασύνδεσης και Μεταγωγέων Πακέτων· και Συστήματα VLSI.

Στη διάρκεια των διδακτορικών του σπουδών (1980-83), ήταν ο πρωτεργάτης της υλοποίησης του μικροεπεξεργαστή RISC II στο U.C.Berkeley (προδρόμου της αρχιτεκτονικής SPARC της εταιρείας SUN), και γιά αυτή του την εργασία τιμήθηκε με το Βραβείο Sakrison (U.C.Berkeley) 1983 και με το Βραβείο Διδακτορικής Διατριβής της ACM του έτους 1984. Οι ιδέες του RISC υιοθετήθηκαν από ολόκληρη τη βιομηχανία μικροεπεξεργαστών και επαναστατικοποίησαν αυτό τον τομέα της τεχνολογίας κατά το δεύτερο ήμισυ της δεκαετίας του 80. Αργότερα, υπήρξε σύμβουλος της εταιρείας AMD κατά τη σχεδίαση του μικροεπεξεργαστή RISC "AMD-29000", της εταιρείας Daisy Systems κατά τη σχεδίαση ενός επιταχυντή hardware, δύο άλλων εταιρειών κατά τη σχεδίαση επεξεργαστών RISC υπερυψηλής ταχύτητας σε τεχνολογίες ECL και GaAs, μιάς εταιρείας σχεδίασης Storage Area Networks, καθώς και της εταιρείας DEC (SRC) όπου πραγματοποίησε την προκαταρκτική σχεδίαση του μεταγωγέα του "Autonet", προδρόμου του "ATM GigaSwitch" της DEC. Έλαβε μέρος στις πρώτες συναντήσεις της Επιτροπής που διαμόρφωσε το πρότυπο 1596-1992 "Scalable Coherent Interface" (SCI) του IEEE, όπου ήταν ο πρώτος που πρότεινε τη χρήση συνδέσμων σημείου-προς-σημείο αντί αρχιτεκτονικής λεωφόρου (bus).

Το 1985-91, έκανε πρωτοπόρες συνεισφορές σε θέματα per-flow queueing, backpressure, ανοχής συμφόρησης, και weighted round-robin scheduling, το οποίο δίδει δικαιοσύνη τύπου max-min με συντελεστές βαρύτητας σε μεταγωγείς γιά δίκτυα υψηλών ταχυτήτων --θέματα των οποίων τη βιομηχανική εφαρμογή βλέπουμε μία με δύο δεκαετίες αργότερα. Το 1991-92, εργάστηκε στη σχεδίαση μεταγωγέων γιά δίκτυα διασύνδεσης πολυεπεξεργαστών. Το 1996-98, ο Δρ. Κατεβαίνης ήταν ο τεχνικός επικεφαλής της σχεδίασης του ATLAS I, ενός μεταγωγέα ATM 16x16 με 6 εκατομμύρια transistors σε single-chip τεχνολογίας CMOS 0.35 μm, ο οποίος διέθετε παροχή 10 Gb/s, καθυστέρηση cut-through κάτω του μικροδευτερολέπτου, και έλεγχο ροής credit-based (backpressure) με 32 χιλιάδες εικονικά κανάλια. Το 1998-2001, εισήγαγε την έννοια του wormhole IP over ATM, και ηγήθηκε της σχεδίασης pipelined heap management for schedulers in multi-gigabit weighted fair queueing, και υλικού γιά διαχείριση χιλιάδων ουρών σε DRAM με ταχύτητες γραμμής 10 Gb/s. Το 2002-2005, η έρευνά του αφορούσε την αρχιτεκτονική των non-blocking switching fabrics με εσωτερικό backpressure, και κατανεμημένο scheduling σε buffered crossbars. Το 2006-2011, εργάστηκε σε δίκτυα on-chip (NoC), περιλαμβανόμενης της μικροαρχιτεκτονικής μεταγωγέων crossbar υψηλού πλήθους θυρών, on-chip.

Η εργασία του Μανόλη Κατεβαίνη στην παράλληλη επεξεργασία ξεκίνησε το 1993-95, όταν ηγήθηκε του έργου Τηλέγραφος στο ΙΤΕ-ΙΠ, όπου σχεδιάστηκαν και κατασκευάστηκαν πρωτότυπα γιά workstation clustering, περιλαμβανομένων interfaces επεξεργαστή-δικτύου γιά προστατευμένη επικοινωνία σε επίπεδο χρήστη, βασισμένη σε εγγραφές σε απομακρυσμένες μνήμες και σε remote-DMA και remote-enqueue. Από το 2006, η έρευνά του αφορά την αρχιτεκτονική μηχανισμών επικοινωνίας μεταξύ των επεξεργαστών, και αρχιτεκτονική μνήμης, σε ενσωματωμένα και κλιμακώσιμα πολυεπεξεργαστικά συστήματα, είτε on-chip είτε σε κλίμακα ολοκλήρου συστήματος. Στο έργο SARC, ηγήθηκε της σχεδίασης μιάς αρχιτεκτονικής, καθώς και πρωτοτύπου σε FPGA, που ενοποιεί την ρητή με την υπονοούμενη επικοινωνία, ενσωματώνοντας τη διεπαφή δικτύου με τον ελεγκτή της κρυφής μνήμης, βασίζοντας την κοινή τους λειτουργία σ' έναν προσαρμόσιμο μηχανισμό υλικού γεγονότων και αποκρίσεων. Στο έργο ENCORE, η ομάδα του κατασκεύασε πρωτότυπα γιά remote DMA βελτιστοποιημένο γιά κρυφές μνήμες και γιά bare-metal runtime γιά συστήματα με εκατοντάδες πυρήνες αλλά χωρίς coherence των κρυφών μνημών. Στο έργο EuroServer, η ομάδα του κατασκευάζει πρωτότυπα γιά micro-servers χαμηλής κατανάλωσης γιά κέντρα δεδομένων, αποτελούμενους από πολλαπλές νησίδες συνοχής, με πολυπύρηνους ARM η καθεμία, συνδεδεμένες σε ένα καθολικό χώρο διευθύνσεων και διαθέτουσες απομακρυσμένα load/store, δανεισμό απομακρυσμένων σελίδων, RDMA, και κοινόχρηστο εικονοποιημένο I/O.

Γιά περισσότερες πληροφορίες, βλ. http://users.ics.forth.gr/~kateveni